Operatory Verilog wyjaśnione: Kompletny przewodnik po operacjach arytmetycznych, bitowych i przesunięć

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. Przegląd Verilog HDL i znaczenie operatorów

2. Reprezentacja liczb w Verilog

Podstawowy format reprezentacji liczbowej

<bit-width>'<base><value>

Wyjaśnienie każdego elementu

• Bit-width : Określa liczbę bitów zajmowanych przez wartość.
• Przykład: 4 oznacza 4 bity.
• Base : Określa podstawę. Używane są następujące oznaczenia:
• b : Binarny
• o : Ósemkowy
• d : Dziesiętny
• h : Szesnastkowy
• Value : Rzeczywista liczba.

Przykłady

• 'b1010 → 4‑bitowy zapis binarny reprezentujący 10.
• 8'd255 → 8‑bitowy zapis dziesiętny reprezentujący 255.
• 16'hABCD → 16‑bitowy zapis szesnastkowy reprezentujący ABCD.

Pomijanie szerokości bitów

Ostrzeżenie

Nieokreślone wartości i wysoka impedancja

• 1'bx Nieokreślona wartość.
• 1'bz : Wysoka impedancja.

3. Przegląd i klasyfikacja operatorów

Klasyfikacja operatorów

1. Operatory arytmetyczne * Służą do wykonywania obliczeń liczbowych. * Przykłady: + , - , * , / , %
2. Operatory bitowe * Wykonują operacje logiczne na poziomie bitów. * Przykłady: & , | , ^ , ~
3. Operatory redukcji * Redukują operacje logiczne bitowe do jednego bitu wyniku. * Przykłady: & , | , ^
4. Operatory przesunięcia * Przesuwają ciągi bitów w lewo lub w prawo. * Przykłady: << , >> , <<< , >>>
5. Operatory relacyjne * Porównują dwie wartości i zwracają wynik logiczny. * Przykłady: < , <= , > , >= , == , !=
6. Operator warunkowy * Zwraca wartość w zależności od warunku. * Przykład: ? :
7. Operator konkatenacji * Łączy wiele ciągów bitów w jeden. * Przykład: {}

Przegląd każdej kategorii

Podstawy operatorów arytmetycznych

• Przykładowe użycie:

  reg [7:0] a, b, result;
  assign result = a + b; // add a and b

Podstawy operatorów bitowych

• Przykładowe użycie:

  reg [3:0] a, b, result;
  assign result = a & b; // AND operation

Podstawy operatorów redukcji

• Przykładowe użycie:

  reg [3:0] a;
  assign result = &a; // AND reduction of all bits

Podstawy operatorów warunkowych

• Przykładowe użycie:

  assign result = (a > b) ? a : b; // return a if a > b, otherwise b

4. Użycie operatorów i środki ostrożności

Operatory arytmetyczne

Główne operatory i przykłady

Środki ostrożności przy używaniu

1. Arytmetyka całkowitoliczbowa : Verilog nie obsługuje arytmetyki zmiennoprzecinkowej. Wszystkie obliczenia są traktowane jako liczby całkowite.

   // Floating-point arithmetic is not supported
   real a = 3.5, b = 1.5;
   // assign result = a / b; // Error

2. Ograniczenia syntezy mnożenia i dzielenia : Chociaż mnożenie ( * ) i dzielenie ( / ) mogą być używane w symulacji bez problem, zużywają znaczące zasoby sprzętowe podczas syn. Zaleca się explicite używać mnożników lub zastępować je operacjami przesunięcia.

Operatory bitowe

Główne operatory i przykłady

Środki ostrożności przy używaniu

1. Dopasowanie szerokości bitów : Jeśli operandy mają różne szerokości bitów, wynik przyjmuje większą szerokość. Może to prowadzić do niezamierzonych rezultatów, jeśli nie zostanie odpowiednio zarządzane.

   reg [3:0] a;
   reg [7:0] b;
   assign result = a & b; // result will be 8 bits wide

2. Obsługa wartości niezdefiniowanych : Wykonywanie operacji bitowych na sygnałach zawierających niezdefiniowane ( X ) lub wysoką impedancję ( Z ) może prowadzić do nieoczekiwanych wyników.

Operatory redukcji

Główne operatory i przykłady

Środki ostrożności przy używaniu

• Interpretacja wyniku : Wynik operatora redukcji jest pojedynczym bitem. Należy być świadomym, co ten bit logicznie reprezentuje przy jego użyciu.

  reg [3:0] a = 4'b1101;
  assign result = &a; // Result: 0 (not all bits are 1)

Operatory przesunięć

Główne operatory i przykłady

Środki ostrożności przy używaniu

1. Wartości ze znakiem vs bez znaku : Zaleca się używać przesunięć arytmetycznych przy pracy z liczbami ze znakiem.

   reg signed [7:0] a = -8'd4; // Store -4
   assign result = a >>> 1;    // Result: -2

2. Przesunięcia poza zakresem : Jeśli wartość przesunięcia przekracza szerokość bitu, wynik może sta się 0. Zachowaj ostrożność przy stosowaniu przesunięć.

5. Szczegółowe wyjaśnienie operatorów relacyjnych, warunkowych i konkatenacji

Operatory relacyjne

Główne operatory i przykłady

Środki ostrożności przy używaniu

1. Porównanie ze znakiem vs bez znaku : Porównania między wartościami ze znakiem a bez znaku mogą prowadzić do niezamierzonych wyników.

   reg signed [3:0] a = -2;
   reg [3:0] b = 2;
   assign result = (a < b); // Result: 0 (due to signed interpretation)

2. Obsługa wartości niezdefiniowanych : Porównania obejmujące X lub Z mogą dawać niezdefiniowane wyniki. Uważaj na ostrzeżenia podczas symulacji.

Operator warunkowy

Składnia

result = (condition) ? value1 : value2;

Przykład

reg [7:0] a = 8'd10;
reg [7:0] b = 8'd20;
assign result = (a > b) ? a : b; // If a > b, return a, otherwise b

Środki ostrożności przy używaniu

1. Unikaj zagnieżdżania : Zagnieżdżanie operatorów warunkowych sprawia, że kod jest skomplikowany i zmniejsza czytelność. Jeśli to możliwe, używaj instrukcji if-else.

   // Example of reduced readability
   assign result = (a > b) ? ((c > d) ? c : d) : e;

2. Symulacja vs synteza : Podczas syntezy wyrażenia warunkowe są przekształcane w logikę rozgałęziania, taką jak instrukcje case. Złożone operatory warunkowe mogą wpływać na zużycie zasobów.

Operator konkatenacji

Składnia

{bit-sequence1, bit-sequence2, ...}

Przykład

reg [3:0] a = 4'b1101;
reg [3:0] b = 4'b0011;
wire [7:0] result;
assign result = {a, b}; // Result: 8'b11010011

Środki ostrożności przy używaniu

1. Potwierdzenie szerokości bitów : Szerokość wyniku jest sumą wszystkich konkatenowanych sekwencji. Jeśli zmienna wynikowa ma niewystarczającą szerokość, następuje obcięcie.

   reg [3:0] a = 4'b1101;
   reg [3:0] b = 4'b0011;
   wire [5:0] result;
   assign result = {a, b}; // Insufficient width, truncation occurs

2. Kolejność : W konkatenacji najbardziej po lewej wartości umieszczane są w wyższych bitach. Nieprawidłowa kolejność może prowadzić do niezamierzonych wyników.

6. Priorytet operatorów i ich asocjatywność

Priorytet operatorów

Kluczowe uwagi przy używaniu

1. Używaj nawiasów : Nawet jeśli znasz priorytety operatorów, zaleca się używać nawiasów w złożonych wyrażeniach, aby wyraźnie określić kolejność ich oceny.

   // Clear expression
   assign result = (a + b) * c;

2. Priorytet operatora warunkowego : Operator warunkowy ( ? : ) ma niższy priorytet niż większość innych operatorów. Używaj nawiasów, aby uniknąć nieoczekiwanej kolejności oceny.

   // Be careful with precedence of ? :
   assign result = a > b ? a + c : b - c; // Works, but parentheses are safer

Asocjacyjność

Przykłady asocjacyjności

1. Od lewej do prawej : Operatory są oceniane od lewej do prawej.

   assign result = a - b - c; // ((a - b) - c)

2. Od prawej do lewej : Operatory są oceniane od prawej do lewej.

   assign result = a ? b : c ? d : e; // (a ? b : (c ? d : e))

Unikanie problemów z priorytetem i asocjacyjnością

Studium przypadku: Nieporozumienie dotyczące priorytetu

assign result = a + b << c; // Which is evaluated first?

• Ponieważ << ma wyższy priorytet niż +, wyrażenie jest oceniane jako:

  assign result = a + (b << c);

Studium przypadku: Wyjaśnienie przy użyciu nawiasów

assign result = (a + b) << c; // Clarifies intended behavior

• Użycie nawiasów jasno określa zamiar, ułatwiając debugowanie i przegląd kodu.

7. Środki ostrożności i typowe błędy przy używaniu operatorów

Środki ostrożności

1. Obsługa nieokreślonych (X) i wysokiej impedancji (Z) wartości

Środki ostrożności

• Jeśli wynik obliczenia stanie się X, może to prowadzić do nieprzewidywalnego zachowania.
• Wartości Z są głównie używane w buforach trójstanowych i specyficznych konfiguracjach obwodów.

Środki zaradcze

• Jawnie inicjalizuj sygnały, które w przeciwnym razie mogłyby stać się nieokreślone.
• Podczas symulacji używaj $display lub $monitor, aby śledzić wartości sygnałów.

Przykładowy kod

reg [3:0] a = 4'bz; // High impedance
assign result = a + 4'b0011; // Result becomes undefined (X)

2. Arytmetyka ze znakiem vs bez znaku

Środki ostrożności

• Jeśli mieszane są sygnały ze znakiem i bez znaku, operacja domyślnie jest bez znaku.
• Aby prawidłowo obsługiwać liczby ze znakiem, jawnie rzutuj przy użyciu $signed lub $unsigned .

Środki zaradcze

• Ujednolicaj typy przy mieszaniu sygnałów ze znakiem i bez znaku.
• Używaj typów ze znakiem wyraźnie, gdy wymagana jest arytmetyka ze znakiem.

Przykładowy kod

reg signed [3:0] a = -4;
reg [3:0] b = 3;
assign result = a + b; // Evaluated as unsigned

3. Niezgodności szerokości bitów

Środki ostrożności

• Może dojść do obcięcia, jeśli szerokość wyniku jest niewystarczająca.
• W operacjach przesunięć niewystarczająca szerokość ilości przesunięcia może powodować niepoprawne wyniki.

Środki zaradcze

• Jawnie określaj szerokości bitów, aby uniknąć obcięcia lub przepełnienia.
• Używaj wypełniania zerami w razie potrzeby.

Przykładowy kod

reg [3:0] a = 4'b1010;
reg [7:0] b = 8'b00001111;
assign result = a + b; // Result becomes 8-bit wide

Typowe przypadki błędów i rozwiązania

1. Nieporozumienie dotyczące priorytetu operator warunkowego

Przykład błędu

assign result = a > b ? a + c : b - c > d;

• Nieprawidłowa kolejność oceny powoduje nieoczekiwane zachowanie.

Rozwiązanie

assign result = (a > b) ? (a + c) : ((b - c) > d);

• Używaj nawiasów, aby wyjaśnić kolejność oceny.

2. Niezgodność w arytmetyce ze znakiem

Przykład błędu

reg signed [7:0] a = -8'd10;
reg [7:0] b = 8'd20;
assign result = a + b; // Evaluated as unsigned

Rozwiązanie

assign result = $signed(a) + $signed(b); // Explicit signed evaluation

3. Przesunięcia poza zakresem

Przykład błędu

assign result = a << 10; // If a is only 8 bits, this produces an invalid result

Rozwiązanie

assign result = (10 < $bits(a)) ? (a << 10) : 0; // Limit shift amount

Wskazówki diagnostyczne

• Używaj logów symulacji : Śledź wartości sygna krok po kroku przy pomocy $display lub $monitor .
• Sprawdzaj przebiegi symulacji : Zidentyfikuj, gdzie pojawiają się wartości nieokreślone ( X ) lub wysokiej impedancji ( Z ).
• Testuj małe bloki : Weryfikuj części dużego projektu w izolacji, aby łatwiej znaleźć problemy.

8. Podsumowanie

Podstawowe kategorie operatorów

• Operatory są głównie klasyfikowane w następujące kategorie:

1. Operatory arytmetyczne (podstawowe obliczenia liczbowe, takie jak dodawanie, odejmowanie, mnożenie i dzielenie)
2. Operatory bitowe (manipulacje na poziomie bitów)
3. Operatory redukcyjne (oceniają całe wektory bitowe)
4. Operatory przesunięć (przesunięcia bitów w lewo lub w prawo)
5. Operatory relacyjne (porównania wartości)
6. Operatory warunkowe (operator trójargumentowy do rozgałęzień)
7. Operatory konkatenacji (łączenie sekwencji bitów)

Środki ostrożności przy używaniu

1. Nieokreślone (X) i wysokiej impedancji (Z) wartości * Często pojawiają się w symulacjach i muszą być starannie inicjalizowane, aby zapobiec ich propagacji.
2. Mieszanie wartości ze znakiem i bez znaku * Mieszanie operacji ze znakiem i bez znaku może powodować niezamierzone wyniki. Używaj jawnie $signed lub $unsigned.
3. Zarządzanie szerokością bitów * Bądź ostrożny przy obcinaniu lub wypełnianiu zerami, gdy szerokości się różnią.
4. Priorytet operatorów w złożonych wyrażeniach * Używaj nawiasów, aby jawnie kontrolować kolejność oceny i unikać nieoczekiwanego zachowania.

Wskazówki diagnostyczne

• Wykorzystaj logi symulacji ( $display , $monitor ) oraz przeglądarki przebiegów.
• Rozbij duże projekty na mniejsze, testowalne moduły.

Ostateczna uwaga

FAQ (Najczęściej zadawane pytania)

P1. Czym są operatory w Verilogu?

Q2. Jaka jest różnica między operatorem warunkowym (? :) a instrukcjami if-else?

assign result = (a > b) ? a : b;

if (a > b)
    result = a;
else
    result = b;

Q3. Jak powinienem obsługiwać nieokreślone (X) i wysoką impedancję (Z)?

1. Zainicjalizuj sygnały: Przypisz odpowiednie wartości początkowe do nieużywanych sygnałów.
2. Unikaj niepotrzebnych stanów Z: O ile nie są wymagane bufory trójstanowe, nie używaj Z w kodzie przeznaczonym do syntezy.

Q4. Jak działają operatory przesunięć (<<, >>)?

assign result = a << 2; // Shift a left by 2 bits
assign result = a >> 2; // Shift a right by 2 bits

Q5. Jak obsługiwać liczby ze znakiem w Verilogu?

reg signed [7:0] a = -8'd10;
reg [7:0] b = 8'd20;
assign result = $signed(a) + $signed(b);

Q6. Na co zwrócić uwagę przy operacjach na sygnałach o różnych szerokościach bitów?

reg [3:0] a = 4'b1010;
reg [7:0] b = 8'b00001111;
assign result = {4'b0000, a} + b; // Zero-extend a to 8 bits

Q7. Jak mogę potwierdzić kolejność priorytetów operatorów?

assign result = (a + b) * c;

Q8. Czy operator warunkowy jest syntezowalny?

Q9. Czy operatory Verilog można używać w VHDL?

Q10. Jak mogę zweryfikować, że operatory są używane prawidłowo?

1. Uruchom symulacje: Sprawdź wyniki obliczeń za pomocą $display lub $monitor.
2. Stwórz testbenche: Zweryfikuj logikę operatorów w odizolowanych modułach.
3. Użyj przeglądarek przebiegów: Wizualnie potwierdź zachowanie sygnałów w narzędziach symulacyjnych.