Verilog for 루프 튜토리얼: 구문, generate 문, 일반적인 오류 설명

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. 소개

Verilog이란?

for 루프의 중요성

• 여러 회로 요소를 자동으로 생성
• 테스트벤치에서 시뮬레이션 실행
• 배열과 레지스터의 일괄 처리

이 기사의 목적

• for 루프의 기본 구문과 사용법
• for 루프와 generate 문의 차이점
• 회로 설계에서의 실용적 적용
• 시뮬레이션과 테스트벤치에서 for 루프 사용법
• 일반적인 오류와 수정 방법

2. Verilog에서 for 루프의 기본 구문

기본 for 루프 작성 방법

for (initialization; condition; increment) begin
    // repeated operations
end

module for_example;
    integer i;

    initial begin
        for (i = 0; i < 5; i = i + 1) begin
            $display("i = %d", i);
        end
    end
endmodule

i = 0
i = 1
i = 2
i = 3
i = 4

다른 프로그래밍 언어와의 차이점

Verilog에서 for 루프의 제약 조건

1. 루프 변수는 항상 integer 타입이어야 합니다.

• 루프 변수를 integer로 선언해야 합니다.
• reg나 wire를 루프 변수로 사용하면 오류가 발생합니다.

1. 루프 횟수는 정적으로 결정되어야 합니다.

• 루프 조건에 변수나 런타임 값을 사용할 수 없습니다.
• 이는 합성 시 하드웨어 자원이 고정되어야 하기 때문입니다. 잘못된 예시 (합성 불가능):

   integer i, limit;
   initial begin
       limit = $random % 10;
       for (i = 0; i < limit; i = i + 1) begin  // limit is variable → not synthesizable
           $display("i = %d", i);
       end
   end

   integer i;
   parameter LIMIT = 10;  // use constant
   initial begin
       for (i = 0; i < LIMIT; i = i + 1) begin
           $display("i = %d", i);
       end
   end

3. 일부 for 루프는 합성 중 무시됩니다.

• Verilog에서 for 루프는 시뮬레이션에서는 작동하지만 합성에서는 무시될 수 있습니다.
• 예를 들어, initial 블록 안의 for 루프는 시뮬레이션 전용이며 하드웨어로 합성되지 않습니다.

3. for 루프와 generate 문의 차이점

for와 generate 문 개요

• 일반 for 루프는 주로 시뮬레이션 전용이며 합성 시 무시됩니다.
• generate 블록 내부에서 사용되는 for 루프는 하드웨어 회로를 동적으로 생성할 수 있습니다.

시뮬레이션 전용 for 루프 예시

module for_example;
    integer i;

    initial begin
        for (i = 0; i < 5; i = i + 1) begin
            $display("Test %d", i);
        end
    end
endmodule

Test 0
Test 1
Test 2
Test 3
Test 4

for‑generate 루프 사용

module generate_example;
    parameter WIDTH = 4;
    reg [WIDTH-1:0] data [0:3];

    genvar i;
    generate
        for (i = 0; i < 4; i = i + 1) begin : loop
            assign data[i] = i;
        end
    endgenerate
endmodule

for와 generate 사용 시점

1. for 루프를 사용해야 할 때

• 테스트벤치에서 시뮬레이션을 실행할 때
• 변수를 사용한 반복 작업(합성 불필요)
• $display를 이용한 디버깅 또는 값 출력 시

2. generate 구문을 사용해야 할 때

• 하드웨어 회로를 동적으로 생성할 때
• 동일 유형의 모듈을 여러 개 인스턴스화할 때
• 파라미터를 이용한 확장 가능한 회로 설계 시

4. Verilog에서 for 루프 활용 실전 예제

하드웨어 설계에서 for 루프 사용

1. 다수의 레지스터 자동 생성

module register_array;
    reg [3:0] registers [0:7];

    integer i;
    initial begin
        for (i = 0; i < 8; i = i + 1) begin
            registers[i] = 4'b0000;
        end
    end
endmodule

2. 다수의 모듈 인스턴스 자동 생성

module and_gate(input a, input b, output y);
    assign y = a & b;
endmodule

module and_array;
    wire [3:0] a, b, y;
    genvar i;

    generate
        for (i = 0; i < 4; i = i + 1) begin : and_loop
            and_gate u_and (.a(a[i]), .b(b[i]), .y(y[i]));
        end
    endgenerate
endmodule

3. 비트 시프트 회로 설계

module shift_left(input [7:0] in, output [7:0] out);
    integer i;
    always @(*) begin
        for (i = 0; i < 7; i = i + 1) begin
            out[i+1] = in[i];
        end
        out[0] = 1'b0;  // set LSB to 0
    end
endmodule

테스트벤치에서 for 루프 사용하기

1. 테스트벤치에서 출력 표시하기

module testbench;
    integer i;
    initial begin
        for (i = 0; i < 10; i = i + 1) begin
            $display("Test case %d: input = %b", i, i);
        end
    end
endmodule

2. 메모리 초기화

module memory_init;
    reg [7:0] mem [0:15];
    integer i;

    initial begin
        for (i = 0; i < 16; i = i + 1) begin
            mem[i] = 8'b00000000;
        end
    end
endmodule

요약

• 레지스터 또는 배열 초기화
• 모듈의 반복 인스턴스화
• 테스트벤치에서 데이터 생성

5. 일반적인 오류와 해결 방법

“루프 변수는 상수가 아니다” 오류

원인

module incorrect_for;
    integer i;
    integer limit;

    initial begin
        limit = 10; // value determined at runtime
        for (i = 0; i < limit; i = i + 1) begin // 'limit' is a variable → error
            $display("Iteration %d", i);
        end
    end
endmodule

Error: Loop limit must be a constant expression

해결책

module correct_for;
    parameter LIMIT = 10;
    integer i;

    initial begin
        for (i = 0; i < LIMIT; i = i + 1) begin
            $display("Iteration %d", i);
        end
    end
endmodule

중첩 for 루프 문제

원인

module nested_for;
    integer i, j;

    initial begin
        for (i = 0; i < 3; i = i + 1) begin
            for (i = 0; i < 3; i = i + 1) begin // mistakenly reusing 'i'
                $display("i=%d, j=%d", i, j);
            end
        end
    end
endmodule

해결책

module correct_nested_for;
    integer i, j;

    initial begin
        for (i = 0; i < 3; i = i + 1) begin
            for (j = 0; j < 3; j = j + 1) begin // now using 'j'
                $display("i=%d, j=%d", i, j);
            end
        end
    end
endmodule

무한 루프 문제

원인

module infinite_loop;
    integer i;

    initial begin
        for (i = 0; i >= 0; i = i + 1) begin // condition is always true
            $display("i=%d", i);
        end
    end
endmodule

솔루션

module correct_loop;
    integer i;

    initial begin
        for (i = 0; i < 10; i = i + 1) begin // correct condition
            $display("i=%d", i);
        end
    end
endmodule

요약

6. Verilog for 루프 FAQ

for 루프와 while 루프의 차이점은 무엇인가요?

Q: Verilog에서 for 루프와 while 루프의 차이점은 무엇인가요?

A: 핵심 차이점은 반복 횟수가 어떻게 결정되는가입니다.

예시: for 루프

integer i;
initial begin
    for (i = 0; i < 5; i = i + 1) begin
        $display("for loop: i = %d", i);
    end
end

예시: while 루프

integer i;
initial begin
    i = 0;
    while (i < 5) begin
        $display("while loop: i = %d", i);
        i = i + 1;
    end
end

always 블록 안에서 루프 변수를 사용할 수 있나요?

Q: always 블록 안에서 루프 변수를 사용할 수 있나요?

A: 일반적으로 권장되지 않습니다. always 블록 안의 for 루프는 합성 가능하지 않습니다.

module incorrect_for;
    reg [3:0] data [0:7];
    integer i;

    always @(*) begin
        for (i = 0; i < 8; i = i + 1) begin // Not synthesizable
            data[i] = i;
        end
    end
endmodule

module correct_for;
    parameter N = 8;
    reg [3:0] data [0:N-1];
    genvar i;

    generate
        for (i = 0; i < N; i = i + 1) begin : loop
            assign data[i] = i;  // synthesizable for loop
        end
    endgenerate
endmodule

generate와 함께 for 루프를 사용할 때 주의할 점은 무엇인가요?

Q: generate 블록 안에서 for 루프를 사용할 때 중요한 점은 무엇인가요?

A: 루프 변수를 genvar로 선언해야 합니다.

module incorrect_generate;
    integer i; // Error: integer not allowed
    generate
        for (i = 0; i < 4; i = i + 1) begin
            // compilation error
        end
    endgenerate
endmodule

module correct_generate;
    genvar i;
    generate
        for (i = 0; i < 4; i = i + 1) begin
            // works correctly
        end
    endgenerate
endmodule

요약

• for와 while 루프의 차이 → for = 고정 횟수, while = 조건이 참인 동안 실행
• 루프 변수는 always 블록 안에서 합성에 사용할 수 없습니다
• generate 블록 안에서는 genvar를 사용하세요
• if 조건이 있는 for 루프의 결과는 분기 방식에 따라 달라질 수 있습니다
• 시뮬레이션 결과와 합성 결과가 다를 수 있으니 코드를 꼼꼼히 검토하세요

7. 결론

for 루프의 장점 요약 및 효과적인 사용법

1. 코드 단순화

• 루프 연산에서 반복 코드를 줄여줍니다
• 배열 및 레지스터의 배치 처리를 가능하게 합니다
• 테스트벤치에서 자동 테스트 데이터를 생성하는 데 유용합니다

2. 자동 회로 생성

• generate와 결합하면, 여러 모듈을 동적으로 생성할 수 있습니다
• 파라미터화된 설계는 확장성을 향상시킵니다

3. 테스트벤치 효율성 향상

• 테스트 패턴을 자동으로 생성하면 수동 코딩을 줄일 수 있습니다
• $display를 사용한 디버깅에 매우 효과적입니다

for 루프 사용 시 기억해야 할 핵심 포인트

추천 학습 자료

📚 도서

• “Verilog HDL Introduction” – 초보자 친화적인 가이드
• “FPGA/PLD Design Guide” – FPGA 설계 학습에 유용한 책

🎥 무료 온라인 튜토리얼

• EDA Playground – 브라우저에서 직접 Verilog 코드를 실행할 수 있습니다
• YouTube: Verilog Tutorial – 동영상 설명을 통해 학습하세요

📄 공식 문서

• IEEE 1364 Verilog Standard Specification

최종 정리

• 기본 문법과 시뮬레이션과 합성의 차이를 이해하세요
• for-generate 루프를 사용해 모듈을 자동으로 인스턴스화하세요
• 테스트벤치에서 for 루프를 활용해 디버깅을 단순화하세요
• 일반적인 오류를 배우고 올바른 해결책을 적용하세요

✨ 마무리