If-Else en Verilog: Guía Completa con Ejemplos, Buenas Prácticas y Comparación con Case

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. Introducción

1-1. ¿Qué es la sentencia if-else en Verilog?

Verilog es un Lenguaje de Descripción de Hardware (HDL) utilizado para diseñar circuitos digitales como FPGA o ASIC. Dentro de este lenguaje, la sentencia if-else es una estructura fundamental que permite ramificar el flujo del programa en función de condiciones específicas.

Los principales usos de la sentencia if-else en Verilog son los siguientes:

• Condiciones en circuitos combinacionales
• Control de funcionamiento en circuitos secuenciales (como flip-flops)
• Control dinámico de señales (ejemplo: selectores u operaciones condicionales)

Por ejemplo, con la sentencia if-else es posible generar diferentes salidas según el estado de una señal. Esto es muy útil en el diseño de circuitos, aunque un uso incorrecto puede provocar la generación no deseada de latches (elementos de memoria).

1-2. Problemas al usar incorrectamente if-else

Si la sentencia if-else en Verilog no se utiliza correctamente, pueden ocurrir los siguientes problemas:

1. Generación de latches innecesarios

• Cuando no se especifican explícitamente todas las condiciones dentro de la ramificación, la herramienta de síntesis puede crear latches (elementos de memoria).
• Esto genera comportamientos de retención no deseados y el circuito puede no funcionar como se esperaba.

1. Diferencias entre la simulación y la síntesis

• Aun cuando la simulación muestre el comportamiento esperado, al implementar el diseño en FPGA o ASIC, este puede variar.
• Esto ocurre porque, dependiendo de cómo se escriba el if-else, la herramienta de síntesis podría aplicar optimizaciones erróneas.

1. Disminución de la legibilidad del código

• Las sentencias if-else con demasiada anidación dificultan la lectura del código.
• En algunos casos conviene utilizar la sentencia case para mantener un código más claro.

1-3. Objetivo de este artículo

En este artículo explicaremos en detalle la estructura básica de if-else en Verilog, ejemplos prácticos, buenas prácticas y cuándo preferir case.

Al finalizar, tendrás conocimientos sobre:

• Uso correcto de la sentencia if-else
• Cómo escribir código en Verilog que evite la generación de latches
• Cuándo usar if-else y cuándo usar case
• Buenas prácticas de diseño en Verilog

Para facilitar la comprensión, incluso para principiantes, se incluyen ejemplos de código concretos. ¡Te recomiendo leer hasta el final!

2. Sintaxis básica de if-else en Verilog

2-1. Cómo escribir una sentencia if-else

La sentencia if-else en Verilog es similar a la de lenguajes de software como C o Python, pero debe escribirse teniendo en cuenta las características de un lenguaje de descripción de hardware.

La sintaxis básica es la siguiente:

always_comb begin
    if (condición)
        instrucción1;
    else
        instrucción2;
end

También se puede usar else if para manejar múltiples condiciones:

always_comb begin
    if (cond1)
        instrucción1;
    else if (cond2)
        instrucción2;
    else
        instrucción3;
end

Este tipo de estructura se emplea con frecuencia en el diseño de circuitos combinacionales para definir comportamientos distintos según las condiciones.

2-2. Ejemplo básico de if-else

Veamos un ejemplo práctico de un circuito selector simple.

Ejemplo: un circuito que decide el valor de salida y según el valor de entrada a

module if_else_example(input logic a, b, output logic y);
    always_comb begin
        if (a == 1'b1)
            y = b;
        else
            y = ~b;
    end
endmodule

Explicación:

• Si a es 1, entonces y toma directamente el valor de b.
• Si a es 0, y toma el valor invertido de b.

Así, la sentencia if-else permite controlar señales de manera simple según condiciones.

2-3. Principio de funcionamiento del if-else

En Verilog, if-else puede utilizarse en dos contextos de diseño diferentes:

1. Circuitos combinacionales (usando always_comb)

• La salida cambia en tiempo real según la entrada.
• No se generan latches, evitando comportamientos indeseados.
• Se recomienda usar always_comb en lugar de always @(*).

1. Circuitos secuenciales (usando always_ff)

• La salida se actualiza sincronizada con la señal de reloj.
• Se utiliza cuando se requiere un comportamiento como el de un flip-flop tipo D.

A continuación veremos ejemplos concretos de cada caso.

2-4. Uso en circuitos combinacionales

En un circuito combinacional, la salida cambia inmediatamente con la entrada.
Por eso, es importante usar always_comb para evitar la creación de latches.

module combination_logic(input logic a, b, output logic y);
    always_comb begin
        if (a == 1'b1)
            y = b;
        else
            y = ~b;
    end
endmodule

En este código, la salida y depende directamente del valor de a:

• Si a == 1: y = b
• Si a == 0: y = ~b

Puntos importantes:

• Usar always_comb garantiza que no se generen latches.
• Es necesario asignar un valor en todas las condiciones (si se omite else, puede aparecer un latch).

2-5. Uso en circuitos secuenciales

En los circuitos secuenciales, el comportamiento depende del reloj, por lo que se usa always_ff.

Ejemplo: Flip-flop tipo D

module d_flipflop(input logic clk, reset, d, output logic q);
    always_ff @(posedge clk or posedge reset) begin
        if (reset)
            q <= 1'b0;
        else
            q <= d;
    end
endmodule

Este módulo representa un flip-flop tipo D:

• Si la señal reset es 1, q se reinicia a 0.
• Si reset es 0, en el flanco ascendente de clk se guarda el valor de d en q.

Puntos importantes:

• En circuitos secuenciales se recomienda usar always_ff.
• Se debe emplear <= (asignación no bloqueante) para evitar conflictos indeseados.

2-6. Ejemplos prácticos de uso de if-else

La sentencia if-else en Verilog se utiliza en situaciones como las siguientes:

1. Control de LEDs

• Encender o apagar un LED en función del estado de un interruptor.

1. ALU (Unidad Aritmética-Lógica)

• Control de operaciones como suma, resta o lógicas.

1. Transiciones de estado

• Diseño de máquinas de estados (se explica en detalle más adelante).

Resumen

• La sentencia if-else se utiliza para implementar decisiones condicionales en Verilog.
• Debe diferenciarse correctamente entre circuitos combinacionales (always_comb) y secuenciales (always_ff).
• Si no se cubren todas las condiciones, se pueden generar latches indeseados.
• En el diseño de circuitos digitales, if-else es clave para controlar estados y señales.

3. Aplicaciones avanzadas de if-else

Aunque if-else es la base de las decisiones condicionales en Verilog, no solo sirve para controles simples, sino que también es muy útil en el diseño de circuitos combinacionales y secuenciales. En esta sección veremos aplicaciones como un sumador de 4 bits y un circuito de máquina de estados (FSM).

3-1. Diseño de circuitos combinacionales

Un circuito combinacional cambia la salida inmediatamente según las entradas.
En este tipo de diseño se usa always_comb y se debe evitar la creación de latches no deseados.

Ejemplo 1: Sumador de 4 bits

Se suman dos entradas de 4 bits (a y b) y se produce un resultado con acarreo (cout).

module adder(
    input logic [3:0] a, b,
    input logic cin,
    output logic [3:0] sum,
    output logic cout
);
    always_comb begin
        if (cin == 1'b0)
            {cout, sum} = a + b; // sin acarreo
        else
            {cout, sum} = a + b + 1; // con acarreo
    end
endmodule

Explicación

• Si cin es 0, se calcula a + b.
• Si cin es 1, se calcula a + b + 1 (incluyendo el acarreo).
• El uso de always_comb garantiza un diseño combinacional sin latches.

3-2. Uso en circuitos secuenciales (registros)

Un circuito secuencial actualiza sus datos en sincronía con la señal de reloj (clk).
Con if-else se pueden controlar estados y registros.

Ejemplo 2: Flip-flop tipo D

Este flip-flop almacena el valor de d en q en el flanco ascendente de clk.

module d_flipflop(
    input logic clk, reset, d,
    output logic q
);
    always_ff @(posedge clk or posedge reset) begin
        if (reset)
            q <= 1'b0; // reinicio
        else
            q <= d; // almacenar valor de d en q
    end
endmodule

Explicación

• Si reset es 1, q se reinicia a 0.
• Si reset es 0, en el flanco ascendente de clk, d se guarda en q.
• El uso de always_ff deja claro que es un registro basado en flip-flop.

3-3. Uso de if-else en máquinas de estados (FSM)

Una máquina de estados finitos (FSM) tiene varios estados y cambia de uno a otro en función de condiciones.
La sentencia if-else es útil para controlar transiciones.

Ejemplo 3: FSM para alternar un LED

El LED cambia su estado (led_state) según las pulsaciones del botón (btn).

module fsm_toggle(
    input logic clk, reset, btn,
    output logic led_state
);
    typedef enum logic {OFF, ON} state_t;
    state_t state, next_state;

    always_ff @(posedge clk or posedge reset) begin
        if (reset)
            state <= OFF;
        else
            state <= next_state;
    end

    always_comb begin
        case (state)
            OFF: if (btn) next_state = ON;
                 else next_state = OFF;
            ON:  if (btn) next_state = OFF;
                 else next_state = ON;
            default: next_state = OFF;
        endcase
    end

    assign led_state = (state == ON);
endmodule

Explicación

• state guarda el estado del LED (ON u OFF).
• Con reset en 1, el LED inicia en OFF.
• Cuando se pulsa btn, el estado alterna entre ON y OFF.
• Se usa case para mejorar la legibilidad del código.

3-4. Técnicas avanzadas con if-else

① Evitar la anidación profunda de if-else

Cuando las sentencias if-else se anidan demasiado, el código se vuelve difícil de leer y propenso a errores.

Ejemplo incorrecto (demasiada anidación)

always_comb begin
    if (a == 1) begin
        if (b == 1) begin
            if (c == 1) begin
                y = 1;
            end else begin
                y = 0;
            end
        end else begin
            y = 0;
        end
    end else begin
        y = 0;
    end
end

Ejemplo mejorado (usando case)

always_comb begin
    case ({a, b, c})
        3'b111: y = 1;
        default: y = 0;
    endcase
end

• Expresando las condiciones como un vector de bits y usando case, se mejora significativamente la legibilidad del código.

Resumen

• La sentencia if-else puede usarse en circuitos combinacionales y secuenciales.
• Usar always_comb para lógica combinacional y always_ff para lógica secuencial.
• En máquinas de estados, tanto if-else como case son útiles para controlar las transiciones.
• Evita anidaciones profundas usando case o vectores de bits.

4. Diferencias entre if-else y case

En Verilog existen dos estructuras para decisiones condicionales: if-else y case.
Ambas son muy utilizadas, pero cada una tiene contextos específicos en los que resulta más adecuada.

4-1. ¿Qué es la sentencia case?

Sintaxis básica

case permite definir acciones diferentes para valores específicos de una variable.
Es ideal cuando se trabaja con valores fijos.

always_comb begin
    case (variable)
        valor1: instrucción1;
        valor2: instrucción2;
        valor3: instrucción3;
        default: instrucción4;
    endcase
end

Ejemplo de case

Este ejemplo cambia la salida y según el valor de sel.

module case_example(input logic [1:0] sel, input logic a, b, c, d, output logic y);
    always_comb begin
        case (sel)
            2'b00: y = a;
            2'b01: y = b;
            2'b10: y = c;
            2'b11: y = d;
            default: y = 0;
        endcase
    end
endmodule

Explicación

• El valor de sel determina si y toma a, b, c o d.
• Con múltiples valores fijos, case hace que el código sea más claro.
• Siempre conviene incluir un default para evitar comportamientos indeterminados.

4-2. Diferencias clave entre if-else y case

4-3. Cuándo usar if-else y cuándo usar case

① Casos donde if-else es más adecuado

✅ Cuando la condición es un rango

always_comb begin
    if (valor >= 10 && valor <= 20)
        salida = 1;
    else
        salida = 0;
end

• Las condiciones por rangos son más fáciles de expresar con if-else.
• case no permite definir intervalos.

✅ Cuando existe prioridad en las condiciones

always_comb begin
    if (x == 1)
        y = 10;
    else if (x == 2)
        y = 20;
    else if (x == 3)
        y = 30;
    else
        y = 40;
end

• En este caso, la evaluación se detiene en la primera condición verdadera.
• Ideal cuando las condiciones tienen un orden de prioridad.

② Casos donde case es más adecuado

✅ Cuando se comparan múltiples valores fijos

always_comb begin
    case (estado)
        2'b00: siguiente = 2'b01;
        2'b01: siguiente = 2'b10;
        2'b10: siguiente = 2'b00;
        default: siguiente = 2'b00;
    endcase
end

• Se utiliza con frecuencia en máquinas de estados (FSM).

✅ Cuando hay muchas condiciones diferentes

always_comb begin
    case (opcode)
        4'b0000: instrucción = ADD;
        4'b0001: instrucción = SUB;
        4'b0010: instrucción = AND;
        4'b0011: instrucción = OR;
        default: instrucción = NOP;
    endcase
end

• Con múltiples operaciones, case hace el código más legible.

Resumen

✅ if-else es mejor para rangos y condiciones con prioridad
✅ case es ideal para valores fijos y máquinas de estados
✅ Cuando hay muchas condiciones, case ofrece mayor claridad
✅ Elige según el tipo de condición y si existe o no prioridad

5. Buenas prácticas con if-else en Verilog

El uso de if-else es muy común, pero si no se escribe correctamente puede provocar latches indeseados o comportamientos inesperados. En esta sección veremos las mejores prácticas para evitar errores.

5-1. Cómo evitar la generación de latches

En Verilog, si dentro de un bloque if-else no se asignan valores en todas las condiciones, la herramienta de síntesis infiere un latch.

① Ejemplo incorrecto (provoca latch)

always_comb begin
    if (a == 1'b1)
        y = b; // si a == 0, y mantiene su valor anterior
end

Explicación

• Cuando a == 1, y recibe un valor.
• Si a == 0, y no recibe ninguna asignación y conserva su valor previo → se genera un latch.

② Ejemplo correcto (usar else)

always_comb begin
    if (a == 1'b1)
        y = b;
    else
        y = 1'b0; // asignación explícita
end

③ Ejemplo con valor por defecto

always_comb begin
    y = 1'b0; // valor inicial
    if (a == 1'b1)
        y = b;
end

✅ Regla: siempre asignar un valor en todas las ramas para evitar latches.

Q2: ¿Cuál es la diferencia entre if-else y case? ¿Cuál debo usar?

A2: Puntos clave para elegir

Q3: ¿El uso de if-else afecta la velocidad de ejecución?

A3: Depende del diseño

• Verilog describe hardware, por lo que la velocidad depende de la implementación sintetizada.
• Una cadena larga de if-else puede aumentar la latencia en la lógica combinacional.
• Los sintetizadores suelen optimizar, pero conviene reducir la profundidad de las condiciones.

✅ Recomendación: usar case cuando hay múltiples opciones, para reducir la complejidad.

Q4: ¿Cuándo usar = y cuándo usar <= en if-else?

A4: Diferencia entre asignación bloqueante (=) y no bloqueante (<=)

✅ Regla: usa = en combinacional y <= en secuencial.

Q5: ¿Cómo reducir la anidación en if-else?

A5: Usar case o el operador condicional (? :)

Ejemplo con anidación innecesaria

always_comb begin
    if (modo == 2'b00) begin
        if (enable) begin
            y = a;
        end else begin
            y = b;
        end
    end else begin
        y = c;
    end
end

Ejemplo mejorado (con operador ternario)

always_comb begin
    case (modo)
        2'b00: y = enable ? a : b;
        default: y = c;
    endcase
end

✅ Usa el operador ternario para simplificar asignaciones cortas.

Resumen

✅ Evita latches asignando valores en todas las ramas.
✅ Usa case cuando hay muchas condiciones o valores fijos.
✅ Usa = en combinacional y <= en secuencial.
✅ Reduce la anidación con case o el operador ternario.

7. Conclusión

La sentencia if-else es esencial en Verilog para diseñar circuitos digitales. En este artículo hemos visto su estructura básica, aplicaciones, mejores prácticas y resolución de dudas frecuentes.

7-1. Puntos clave

• if-else es la base de las decisiones condicionales en Verilog.
• En lógica combinacional (always_comb) siempre asigna valores en todas las ramas.
• En lógica secuencial (always_ff) usa asignación no bloqueante (<=).

7-2. Buenas prácticas

• Usa always_comb y always_ff para claridad y evitar errores.
• Cuando haya prioridad, usa if-else; cuando haya muchos valores fijos, usa case.
• Evita la anidación profunda para mejorar la legibilidad.

7-3. Próximos pasos

Para profundizar más en Verilog, te recomiendo estudiar:

✅ Diseño de máquinas de estados (FSM)
✅ Uso de case para decodificadores e instrucciones
✅ Aplicaciones en diseño de pipelines
✅ Optimización de circuitos sincrónicos

¡Domina if-else en Verilog y lleva tus diseños digitales al siguiente nivel! 🚀