Verilog if-else: Cách viết đúng, tránh latch, so sánh với case và best practices (kèm ví dụ)

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. Giới thiệu

1-1. Câu lệnh if-else trong Verilog là gì?

• Mạch tổ hợp với rẽ nhánh theo điều kiện
• Mạch tuần tự (như flip-flop) để điều khiển hoạt động
• Điều khiển tín hiệu động (ví dụ: bộ chọn hoặc phép toán có điều kiện)

1-2. Vấn đề xảy ra khi dùng if-else không đúng cách

1. Phát sinh latch không cần thiết

• Nếu không chỉ định rõ ràng tất cả các trường hợp trong nhánh điều kiện, công cụ tổng hợp có thể tạo ra latch (phần tử nhớ).
• Điều này dẫn tới hành vi giữ giá trị ngoài ý muốn và khiến mạch không hoạt động như kỳ vọng.

1. Khác biệt giữa mô phỏng và tổng hợp

• Dù mô phỏng đúng như ý, khi triển khai lên FPGA/ASIC có thể thay đổi hành vi.
• Nguyên nhân là cách viết if-else có thể khiến công cụ tổng hợp tối ưu sai.

1. Giảm tính dễ đọc của mã

• if-else lồng quá sâu làm giảm khả năng đọc.
• Khi cần, có thể dùng case để tổ chức lại mã.

1-3. Mục tiêu bài viết

• Cách dùng đúng của if-else
• Cách viết Verilog không sinh latch
• Phân biệt khi nào dùng if-else và khi nào dùng case
• Best practices trong thiết kế Verilog

2. Cú pháp cơ bản của if-else trong Verilog

2-1. Cách viết if-else

always_comb begin if (条件) 処理1; else 処理2; end

always_comb begin if (条件1) 処理1; else if (条件2) 処理2; else 処理3; end

2-2. Ví dụ cơ bản với if-else

module if_else_example(input logic a, b, output logic y); always_comb begin if (a == 1'b1) y = b; else y = ~b; end endmodule

• Khi a là 1, y xuất giá trị của b.
• Khi a là 0, y xuất giá trị đảo của b.

2-3. Nguyên lý hoạt động của if-else

1. Mạch tổ hợp (dùng always_comb)

• Đầu ra thay đổi tức thời theo đầu vào.
• Không sinh latch nên tránh được hành vi ngoài ý muốn.
• Khuyến nghị dùng always_comb thay vì always @(*).

1. Mạch tuần tự (dùng always_ff)

• Dữ liệu cập nhật theo xung clock.
• Áp dụng khi cần hành vi kiểu D flip-flop.

2-4. if-else trong mạch tổ hợp

module combination_logic(input logic a, b, output logic y); always_comb begin if (a == 1'b1) y = b; else y = ~b; end endmodule

• Khi a == 1: y = b
• Khi a == 0: y = ~b

• Dùng always_comb để tránh phát sinh latch.
• Gán giá trị cho tất cả trường hợp (bỏ else có thể sinh latch).

2-5. if-else trong mạch tuần tự

module d_flipflop(input logic clk, reset, d, output logic q); always_ff @(posedge clk or posedge reset) begin if (reset) q <= 1'b0; else q <= d; end endmodule

• Khi reset là 1, đặt q về 0.
• Khi reset là 0 và clock clk sườn lên, nạp d vào q.

• Trong mạch tuần tự, nên dùng always_ff (không dùng always @(*)).
• Dùng <= (gán không chặn) để tránh tranh chấp ngoài ý muốn.

2-6. Ứng dụng thực tế của if-else

1. Điều khiển LED

• Bật/tắt LED theo trạng thái công tắc.

1. ALU (bộ số học–logic)

• Điều khiển cộng/trừ/phép logic.

1. Chuyển trạng thái

• Thiết kế máy trạng thái (xem phần sau).

Tổng kết

• if-else dùng để rẽ nhánh theo điều kiện trong Verilog.
• Phân biệt dùng cho mạch tổ hợp (always_comb) và mạch tuần tự (always_ff).
• Nếu không gán giá trị cho mọi trường hợp, có thể sinh latch.
• Trong thiết kế thực tế, if-else thường dùng để điều khiển trạng thái.

3. Ứng dụng của if-else

3-1. Thiết kế mạch tổ hợp

Ví dụ 1: Thiết kế bộ cộng 4 bit

module adder( input logic [3:0] a, b, input logic cin, output logic [3:0] sum, output logic cout ); always_comb begin if (cin == 1'b0) {cout, sum} = a + b; // キャリーなし else {cout, sum} = a + b + 1; // キャリーあり end endmodule

Giải thích

• Khi cin = 0, tính a + b.
• Khi cin = 1, tính a + b + 1 (có cộng carry).
• Dùng always_comb để mô tả mạch tổ hợp và tránh latch.

3-2. Sử dụng trong mạch tuần tự (thanh ghi)

Ví dụ 2: Thiết kế D flip-flop

module d_flipflop( input logic clk, reset, d, output logic q ); always_ff @(posedge clk or posedge reset) begin if (reset) q <= 1'b0; // リセット時は0にする else q <= d; // クロックの立ち上がりでdをqに保存 end endmodule

Giải thích

• Khi reset = 1, q được reset về 0.
• Tại sườn lên của clk, nạp d vào q.
• Dùng always_ff để mô tả phần tử dạng flip-flop.

3-3. Dùng if-else trong FSM

Ví dụ 3: Mạch chuyển trạng thái đơn giản

module fsm_toggle( input logic clk, reset, btn, output logic led_state ); typedef enum logic {OFF, ON} state_t; state_t state, next_state;
always_ff @(posedge clk or posedge reset) begin
    if (reset)
        state <= OFF; // 初期状態
    else
        state <= next_state;
end

always_comb begin
    case (state)
        OFF: if (btn) next_state = ON;
             else next_state = OFF;
        ON:  if (btn) next_state = OFF;
             else next_state = ON;
        default: next_state = OFF;
    endcase
end

assign led_state = (state == ON);


endmodule

Giải thích

• Biến state lưu trạng thái LED (ON hoặc OFF).
• Khi reset = 1, LED OFF (trạng thái khởi tạo).
• Khi nhấn btn, đảo trạng thái ON ⇔ OFF.
• Dùng case cho chuyển trạng thái để tăng tính dễ đọc.

3-4. Mẹo ứng dụng if-else

① Tránh if-else lồng quá sâu

always_comb begin if (a == 1) begin if (b == 1) begin if (c == 1) begin y = 1; end else begin y = 0; end end else begin y = 0; end end else begin y = 0; end end

always_comb begin case ({a, b, c}) 3'b111: y = 1; default: y = 0; endcase end

• Biểu diễn điều kiện bằng chuỗi bit và dùng case để giảm lồng và tăng tính dễ đọc.

Tổng kết

• if-else dùng được cho cả mạch tổ hợp và mạch tuần tự.
• Mạch tổ hợp dùng always_comb, mạch tuần tự dùng always_ff.
• FSM dùng if-else/case để quản lý trạng thái.
• Nếu if-else lồng quá sâu, hãy dùng case/chuỗi bit để cải thiện.

4. Khác biệt giữa if-else và case

4-1. case là gì?

Cú pháp cơ bản của case

always_comb begin case (条件変数) 値1: 処理1; 値2: 処理2; 値3: 処理3; default: 処理4; // どの値にも該当しない場合 endcase end

Ví dụ code case

module case_example(input logic [1:0] sel, input logic a, b, c, d, output logic y); always_comb begin case (sel) 2'b00: y = a; 2'b01: y = b; 2'b10: y = c; 2'b11: y = d; default: y = 0; // 万が一のためにdefaultを用意 endcase end endmodule

Giải thích

• Tùy sel, y sẽ là một trong a, b, c, d.
• Khi rẽ nhánh theo nhiều giá trị cố định, case sẽ gọn gàng hơn.
• Thêm default để tránh hành vi không xác định.

4-2. Khác biệt giữa if-else và case

4-3. Khi nào dùng if-else / case

① Trường hợp nên dùng if-else

always_comb begin if (value >= 10 && value <= 20) output_signal = 1; else output_signal = 0; end

• Điều kiện theo khoảng (10~20) phù hợp với if-else.
• case không mô tả được điều kiện theo khoảng.

always_comb begin if (x == 1) y = 10; else if (x == 2) y = 20; else if (x == 3) y = 30; else y = 40; end

• Khi điều kiện trên đúng thì bỏ qua xét các điều kiện sau.
• Phù hợp khi cần ưu tiên.

② Trường hợp nên dùng case

always_comb begin case (state) 2'b00: next_state = 2'b01; 2'b01: next_state = 2'b10; 2'b10: next_state = 2'b00; default: next_state = 2'b00; endcase end

• Chuyển next_state theo state.
• FSM thường dùng case.

always_comb begin case (opcode) 4'b0000: instruction = ADD; 4'b0001: instruction = SUB; 4'b0010: instruction = AND; 4'b0011: instruction = OR; default: instruction = NOP; endcase end

• Trong bộ giải mã lệnh có nhiều giá trị khác nhau, case dễ đọc hơn.

Tổng kết

5. Best practices cho if-else trong Verilog

5-1. Cách viết để tránh latch

① Ví dụ xấu gây latch

always_comb begin if (a == 1'b1) y = b; // a == 0 の場合、yの値が保持される end

Vì sao sinh latch?

• Khi a == 1'b1 thì y = b;.
• Nhưng khi a == 0 không gán y, nên giữ giá trị cũ (hành vi latch).
• Dẫn đến trạng thái ngoài ý muốn và lỗi thiết kế.

② Cách tránh latch

always_comb begin if (a == 1'b1) y = b; else y = 1'b0; // 明示的にyに値を設定する end

③ Đặt giá trị default

always_comb begin y = 1'b0; // デフォルト値を設定 if (a == 1'b1) y = b; end

5-2. Sử dụng always_comb và always_ff

① Mạch tổ hợp (always_comb)

always_comb begin if (a == 1'b1) y = b; else y = 1'b0; end

• always_comb tự quyết định danh sách nhạy ( (*) ), không cần viết always @(*) bằng tay.
• Làm rõ ý đồ thiết kế và thuận tiện cho tối ưu.

② Mạch tuần tự (always_ff)

always_ff @(posedge clk or posedge reset) begin if (reset) q <= 1'b0; else q <= d; end

• always_ff minh định khối này là flip-flop theo clock.
• Dễ đọc và giảm lỗi hơn so với always @ (posedge clk or posedge reset).

5-3. Tăng tính dễ đọc cho if-else

① Giảm mức lồng

always_comb begin if (mode == 2'b00) begin if (enable) begin y = a; end else begin y = b; end end else begin y = c; end end

always_comb begin case (mode) 2'b00: y = enable ? a : b; default: y = c; endcase end

• Dùng case để sắp xếp rẽ nhánh, mã gọn hơn.
• Dùng toán tử ? (điều kiện) để rút ngắn if-else.

Tổng kết

6. Câu hỏi thường gặp (FAQ)

Q1: Vì sao dùng if-else lại sinh latch? Tránh thế nào?

A1: Nguyên nhân sinh latch

Ví dụ xấu gây latch

always_comb begin if (a == 1'b1) y = b; // a == 0 の場合、yの値が保持される end

Cách tránh latch

always_comb begin if (a == 1'b1) y = b; else y = 1'b0; // 明示的に値を代入 end

always_comb begin y = 1'b0; // 初期値を設定 if (a == 1'b1) y = b; end

Q2: Khác biệt giữa if-else và case? Nên dùng cái nào?

A2: Điểm phân biệt

Q3: If-else ảnh hưởng tốc độ xử lý?

A3: Tốc độ phụ thuộc thiết kế

• Verilog mô tả phần cứng, tốc độ phụ thuộc cấu trúc phần cứng sau tổng hợp.
• If-else lồng sâu có thể tăng trễ.
• Tuy nhiên, công cụ tổng hợp thường tối ưu để các mạch tương đương có độ trễ tương tự.

always_comb begin case (a) 1: y = 10; 2: y = 20; default: y = 30; endcase end

Q4: Trong if-else nên dùng = hay <=?

A4: Khác biệt giữa = (blocking) và <= (non-blocking)

always_comb begin if (a == 1) y = b; // ブロッキング代入 end

always_ff @(posedge clk) begin if (reset) y <= 0; // ノンブロッキング代入 else y <= d; end

Q5: Làm sao để giảm lồng if-else?

A5: Dùng case hoặc toán tử điều kiện

always_comb begin if (mode == 2'b00) begin if (enable) begin y = a; end else begin y = b; end end else begin y = c; end end

always_comb begin case (mode) 2'b00: y = enable ? a : b; default: y = c; endcase end

Tổng kết

7. Tổng kết

7-1. Điểm cơ bản của if-else trong Verilog

✅ Cú pháp cơ bản

• if-else là cấu trúc rẽ nhánh cơ bản.
• Trong mạch tổ hợp dùng trong always_comb và gán cho mọi trường hợp.

always_comb begin if (a == 1'b1) y = b; else y = 1'b0; // ラッチを防ぐためにデフォルト値を設定 end

• Trong mạch tuần tự (đồng hồ) dùng always_ff và gán không chặn (<=).

always_ff @(posedge clk or posedge reset) begin if (reset) q <= 1'b0; else q <= d; end

7-2. Cách dùng phù hợp

• Dùng always_comb và gán cho mọi trường hợp để tránh latch.
• Đặt giá trị mặc định để tránh hành vi không xác định.

• Dùng always_ff và if-else để cập nhật trạng thái theo clock.
• Dùng <= để khớp giữa mô phỏng và phần cứng.

7-3. Phân biệt với case

7-4. Best practices cho if-else

always_comb begin if (a == 1'b1) y = b; else y = 1'b0; // 必ず代入を行う end

always_comb begin // 組み合わせ回路 if (a == 1'b1) y = b; else y = 1'b0; end

always_ff @(posedge clk) begin // 順序回路 if (reset) y <= 0; else y <= d; end

always_comb begin case (sel) 2'b00: y = a; 2'b01: y = b; 2'b10: y = c; default: y = d; endcase end

7-5. Lỗi thường gặp và cách khắc phục

7-6. Tổng kết

7-7. Bước tiếp theo