Verilog if स्टेटमेंट्स में महारत: सिंटैक्स, उदाहरण, और सर्वोत्तम प्रथाएँ

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. परिचय

2. if स्टेटमेंट की मूल सिंटैक्स

if स्टेटमेंट का बुनियादी प्रारूप

if (condition) begin
    // Executed when the condition is true
end

if-else स्टेटमेंट की सिंटैक्स

if (condition) begin
    // Executed when the condition is true
end else begin
    // Executed when the condition is false
end

उदाहरण: सरल शर्तीय शाखा

module simple_if_example(input a, output reg b);
    always @ (a) begin
        if (a == 1) begin
            b = 1;
        end else begin
            b = 0;
        end
    end
endmodule

3. if और case स्टेटमेंट्स के बीच अंतर

कब कौन सा उपयोग करें

• if स्टेटमेंट : जटिल शर्तों के लिए उपयुक्त जो लचीले तुलना की आवश्यकता रखते हैं।
• case स्टेटमेंट : कई निश्चित मानों के आधार पर शाखा बनाने के लिए प्रभावी।

कोड तुलना

if (a == 1) begin
    b = 1;
end else if (a == 2) begin
    b = 2;
end else begin
    b = 0;
end

case (a)
    1: b = 1;
    2: b = 2;
    default: b = 0;
endcase

4. सामान्य गलतियाँ और मुख्य विचार

अपरिभाषित मानों (x, z) का संभालना

if (a == 1) begin
    b = 1;
end

ब्लॉकिंग बनाम नॉन‑ब्लॉकिंग असाइनमेंट्स

// Blocking assignment
always @ (posedge clk) begin
    a = b;
end

// Non-blocking assignment
always @ (posedge clk) begin
    a <= b;
end

5. if स्टेटमेंट्स के व्यावहारिक उपयोग

स्टेट मशीन में if स्टेटमेंट्स का उपयोग

module state_machine(
    input clk,
    input reset,
    input start,
    output reg done
);
    reg [1:0] state;
    parameter IDLE = 2'b00, RUNNING = 2'b01, COMPLETE = 2'b10;

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            state <= IDLE;
            done <= 0;
        end else begin
            case (state)
                IDLE: begin
                    if (start) state <= RUNNING;
                end
                RUNNING: begin
                    // Transition based on condition
                    state <= COMPLETE;
                end
                COMPLETE: begin
                    done <= 1;
                    state <= IDLE; // Return to loop
                end
                default: state <= IDLE;
            endcase
        end
    end
endmodule

जटिल शर्तों के लिए if स्टेटमेंट्स

always @(posedge clk) begin
    if (enable && (data_in > threshold) && !error) begin
        data_out <= data_in;
    end else begin
        data_out <= 0;
    end
end

1. enable सक्रिय है।
2. data_in threshold से अधिक हो।
3. error मौजूद नहीं है।

सिमुलेशन बनाम हार्डवेयर व्यवहार

1. सिग्नलों का प्रारंभिककरण हार्डवेयर में, सभी सिग्नलों को स्पष्ट रूप से प्रारंभ करना आवश्यक है। सिमुलेशन में, सिग्नल अक्सर x से शुरू होते हैं, जिससे if स्टेटमेंट्स में अप्रत्याशित परिणाम मिल सकते हैं।
2. समय अंतर हार्डवेयर में क्लॉक देरी के कारण शाखा (ब्रांचिंग) सिमुलेशन की तुलना में अलग व्यवहार कर सकती है।

initial begin
    data_out = 0;
end

6. अक्सर पूछे जाने वाले प्रश्न

FAQ1: क्या मैं if स्टेटमेंट में begin/end को छोड़ सकता हूँ?

if (a == 1)
    b = 1;

if (a == 1) begin
    b = 1;
end

FAQ 2: क्या मुझे if या case स्टेटमेंट्स का उपयोग करना चाहिए?

FAQ 3: यदि मैं एकल सिग्नल को शर्त के रूप में उपयोग करूँ तो क्या होता है?

FAQ 4: शर्तों में अपराषित मान कैसे व्यवहार करते हैं?

if (a === 1) begin
    b = 1;
end

7. निष्कर्ष