Beherrschen von $display in Verilog: Effektive Debugging- und Anzeige‑Steuerungstechniken

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. Einführung: Die Bedeutung und der Zweck von „display“ in Verilog

Was bedeutet „display“ in Verilog?

Warum ist $display für die Verilog‑Entwicklung unverzichtbar?

• Verbesserte Debugging‑Effizienz : In komplexen Schaltungsdesigns ist die Visualisierung, ob interne Signale korrekt funktionieren, entscheidend. Durch den Einsatz von $display können Sie sofort die Werte interessierender Signale während der Simulation prüfen.
• Simulation‑Visualisierung : Beim Verfolgen von Wertübergängen zu bestimmten Zeitpunkten können reine Wellenformen unzureichend sein. Anzeige‑Logs bieten ein zuverlässiges Mittel, um genau diese Momente zu kennzeichnen.
• Auch für die Dokumentation nützlich : Wenn Sie Design‑Intentionen oder Betriebsregeln anderen Ingenieuren vermitteln, können annotierte Anzeige‑Logs das Verständnis des Codes verbessern.

Zweck und Aufbau dieses Artikels

1. Grundsyntax und Verwendung : Eine sorgfältige Einführung in die grundlegende Syntax und Nutzung von $display.
2. Vergleich mit anderen System‑Tasks : Wir stellen die Unterschiede zwischen display‑bezogenen Tasks wie $write, $strobe und $monitor gegenüber.
3. Format‑Spezifizierer und erweiterte Anwendungstechniken : Der Einsatz von Format‑Spezifizierern wie %d, %b, %h, %s sowie speziellen Anzeige‑Techniken wird vorgestellt.
4. Praktische Anwendungsbeispiele : Wir zeigen konkrete Beispiele in Testbenches und Code, die sofort anwendbares Know‑how vermitteln.
5. Display‑Steuerungs‑Anwendungen : Beispiel‑Anwendungsfälle umfassen Hardware‑Ausgaben wie LCD‑ oder Monitor‑Steuerung sowie die Anzeige von Text‑/Bild‑Ausgaben.

2. Grundlagen von $display: Syntax, Anwendungsfälle und Vorsichtsmaßnahmen

Grundsyntax von $display

$display("string or format specifiers", signal1, signal2, ...);

• Zeichenketten‑Teil : Schreiben Sie beliebigen Text oder Format‑Spezifizierer (z. B.: %d, %b, %h).
• Argumente : Listen Sie Signal‑ oder Variablennamen auf, die im entsprechenden Format ausgegeben werden sollen.

$display("Time=%0t : clk=%b, reset=%b", $time, clk, reset);

Anwendungsfälle von $display

1. Erfassung des Simulationsfortschritts – Durch das Einsetzen von $display an bestimmten Stellen im Design können Sie überprüfen, welchen Teil des Codes die Ausführung erreicht hat.
2. Signalwert‑Verifikation – Auch wenn Wellenform‑Viewer das intuitive Verstehen von Verzweigungen oder Zustandsübergängen erschweren, erleichtert die Textausgabe das Verständnis.
3. Bedingte Nachrichtenanzeige – In Kombination mit if‑Anweisungen können Sie Meldungen nur dann protokollieren, wenn bestimmte Bedingungen erfüllt sind. if (reset) $display("Reset asserted at %0t", $time);

Unterschied zwischen $display und $write

$display("Hello");
$display("World");

Hello
World

$write("Hello");
$write("World");

HelloWorld

Vorsichtsmaßnahmen

1. Vermeiden Sie übermäßige Ausgabe Wenn Sie $display in jedem Taktzyklus verwenden, werden die Protokolle groß und die Lesbarkeit sinkt. → Verwenden Sie Bedingungen, um die Ausgabe zu reduzieren.
2. Nutzen Sie die Zeitausgabe Die Ausgabe von $time oder $realtime ermöglicht es Ihnen, den Zeitpunkt von Vorgängen genau zu erfassen.
3. Nur für Simulation konzipierte Aufgabe $display kann nicht für die Synthese (FPGA/ASIC-Implementierung) verwendet werden. Es ist ausschließlich ein Debug‑Werkzeug für die Simulation.

3. Vergleich von Log‑Ausgabe‑System‑Tasks: $display, $write, $strobe, $monitor

$display: Standard‑Anzeige‑Task

• Merkmale Fügt automatisch einen Zeilenumbruch hinzu und protokolliert pro Aufruf eine Zeile.
• Anwendungsfall Am häufigsten als einfache Debug‑Methode verwendet; Sie können ihn jederzeit für eine einmalige Ausgabe aufrufen.

$write: Anzeige ohne Zeilenumbruch

• Merkmale Fügt keinen Zeilenumbruch hinzu und setzt die Ausgabe daher in derselben Zeile fort.
• Anwendungsfall Nützlich, wenn Sie mehrere Werte nebeneinander anzeigen möchten.
• Beispiel $write("A=%d, ", a); $write("B=%dn", b); → Ausgabe: A=5, B=10 .

$strobe: Ausgabe am Ende des Simulationszyklus

• Merkmale Gibt Werte aus, nachdem alle Simulationsauswertungen im aktuellen Schritt abgeschlossen sind.
• Anwendungsfall Hilfreich, um Rennbedingungen zu vermeiden (wenn mehrere Signale gleichzeitig wechseln).
• Beispiel $strobe("Time=%0t, signal=%b", $time, sig); → Während $display Zwischenwerte zeigen kann, zeigt $strobe stabile Werte.

$monitor: Automatische Verfolgungs‑Ausgabe

• Merkmale Gibt automatisch aus, wenn sich ein überwachtes Signal ändert.
• Anwendungsfall Praktisch, wenn Sie ein Set von Signalen kontinuierlich überwachen möchten.
• Beispiel $monitor("At %0t: a=%b, b=%b", $time, a, b); → Protokolliert, wenn entweder a oder b sich ändert.

Zusammenfassungstabelle

Tipps für effektive Nutzung

• Verwenden Sie $display standardmäßig: Lesbar und einfach für Anfänger.
• Verwenden Sie $write, wenn Sie eine einzeilige kombinierte Ausgabe wünschen.
• Verwenden Sie $strobe, wenn Sie nach Änderungen stabile Werte benötigen.
• Verwenden Sie $monitor, wenn Sie eine kontinuierliche Signalüberwachung benötigen.

4. Format‑Spezifizierer und erweiterte Anzeige‑Techniken

Grundlegende Format‑Spezifizierer

Praktische Beispiele

1. Signal in mehreren Formaten anzeigen reg [7:0] data = 8'b10101010; $display("data = %b (bin), %d (dec), %h (hex)", data, data, data); → Beispielausgabe: data = 10101010 (bin), 170 (dec), AA (hex)
2. Modul‑Hierarchie prüfen $display("Current module hierarchy is %m"); → Beispielausgabe: Current module hierarchy is top.u1.counter
3. Simulationszeit anzeigen $display("Time=%0t: clk=%b", $time, clk); → Beispielausgabe: Time=100: clk=1

Erweiterte Anzeige‑Techniken

• Null‑Padding & Feldbreite Sie können Null‑Padding oder Feldbreite angeben, z. B. %0d. Beispiel: $display("Count=%04d", count); → Ausgabe: Count=0012
• Unterscheidung zwischen vorzeichenbehaftet und vorzeichenlos %d behandelt Werte als vorzeichenbehaftet, %u als vorzeichenlos. Wenn ein negativer Wert nicht wie erwartet angezeigt wird, passen Sie den Formatierer an.
• Mehrzeilige Nachrichten formatieren Verwenden Sie \n, um Zeilen für bessere Lesbarkeit zu trennen. Beispiel: $display("Start of test\nSignal A=%b\nSignal B=%b", A, B);

Vorsichtsmaßnahmen

• Beachten Sie die Bit‑Breite : Verilog‑Signale können unterschiedliche Breiten haben; die Verwendung von %d kann zu Abschneidung oder Vorzeichen‑Erweiterungs‑Problemen führen.
• Umgang mit undefinierten Werten (X, Z) : Wenn Sie undefinierte Bits einbinden, zeigt %b x oder z direkt an.

5. Praktische Beispiele: Verwendung von $display in Test‑Benches und Modulen

Einfaches Beispiel: Ausgabe in einem Test‑Bench

module tb_counter;
  reg clk;
  reg reset;
  wire [3:0] count;

  // DUT (Device Under Test)
  counter uut (
    .clk(clk),
    .reset(reset),
    .count(count)
  );

  // Clock generation
  initial begin
    clk = 0;
    forever #5 clk = ~clk;  // invert every 5 units
  end

  // Test scenario
  initial begin
    reset = 1;
    #10 reset = 0;

    #50 $finish;
  end

  // Display state
  always @(posedge clk) begin
    $display("Time=%0t | reset=%b | count=%d", $time, reset, count);
  end
endmodule

Bedingtes Anzeige‑Beispiel

always @(posedge clk) begin
  if (count == 4'd10) begin
    $display("Count has reached 10 (Time=%0t)", $time);
  end
end

Debug‑Nachrichten‑Beispiel

always @(posedge clk) begin
  if (count > 4'd12) begin
    $display("WARNING: count overflow detected! Time=%0t, value=%d", $time, count);
  end
end

Mehrere Signale gemeinsam überwachen

$display("Time=%0t | clk=%b | reset=%b | A=%h | B=%h | SUM=%h",
         $time, clk, reset, A, B, SUM);

Zusammenfassung praktischer Tipps

• Platzieren Sie $display im Test‑Bench, um den Fortschritt zu visualisieren
• Verwenden Sie bedingte Verzweigungen, um Logs zu verfeinern
• Erzeugen Sie Warnmeldungen, um Anomalien zu erkennen
• Fassen Sie mehrere Signale in einer Zeile zusammen, um die Lesbarkeit zu erhöhen

6. Display‑Steuerungs‑Anwendungen (Pixel‑/Text‑/Bild‑Anzeige)

Grundkonzept der Display‑Steuerung

• HSYNC (Horizontal Sync) : Signal, das das Ende jeder Zeile markiert
• VSYNC (Vertical Sync) : Signal, das das Ende jedes Bildes markiert
• RGB‑Daten : Signal, das die Farbe jedes Pixels repräsentiert (z. B. 8 Bit × 3 = 24‑Bit‑Farbe)

Beispiel 1: Anzeige von Farb‑Balken

always @(posedge clk) begin
  if (h_counter < 100)       rgb <= 24'hFF0000; // red
  else if (h_counter < 200)  rgb <= 24'h00FF00; // green
  else if (h_counter < 300)  rgb <= 24'h0000FF; // blue
  else                       rgb <= 24'h000000; // black
end

Beispiel 2: Textanzeige

// Referencing the pattern of 'A' from the font ROM and displaying
if (font_rom[char_code][y][x] == 1'b1)
    rgb <= 24'hFFFFFF;  // white for display
else
    rgb <= 24'h000000;  // black background

Beispiel 3: Bildanzeige

rgb <= image_rom[addr];  // Retrieve color data from ROM

Unterschied im Vergleich zu Debug‑$display

• $display ist Textausgabe (nur Simulation)
• Anzeige‑Steuerung ist Video‑Signal‑Erzeugung (hardware‑implementierbar)

• „Ich möchte das Verhalten während der Simulation überprüfen“ → Verwende $display
• „Ich möchte die Ausgabe auf einen echten Bildschirm auf dem FPGA“ → Entwerfe Video‑Signal‑Logik

Erweiterung der Anwendungen

• Beim Erlernen von FPGA‑Boards wird Verilog häufig für 7‑Segment‑LED‑Anzeige oder kleine LCD‑Anzeige verwendet.
• Wenn man weiterkommt, kann man Systeme bauen, die VGA/HDMI‑Ausgabe für Spieleentwicklung oder GUI‑Anzeige unterstützen.
• Durch die Kombination von $display‑Kenntnissen mit Anzeige‑Steuer‑Logik kann man „Anzeige“ sowohl in der Simulation als auch in echter Hardware handhaben.

7. Geeignete Verwendung und Tipps basierend auf Anwendungsszenarien

Verwendung in der Simulation

1. $display als Debug‑Log
   • Geben Sie kritische Variablen oder Signale mit $display aus, um zu prüfen, ob Ihr Design wie erwartet funktioniert.
   • Das Verifizieren von „Werten unter bestimmten Bedingungen“ oder „Zähler‑Erreichen‑Punkten“ über Logs ist effizient.
2. Vermeiden Sie übermäßige Ausgaben
   • Das Ausgeben bei jedem Taktzyklus überflutet die Logs und verringert die Lesbarkeit. Beschränken Sie die Bedingungen.
   • Beispiel: if (state == ERROR) $display("Error occured at %0t", $time);
3. Unterscheiden Sie zwischen Aufgaben
   • $monitor → Für Signale, die Sie kontinuierlich beobachten möchten
   • $strobe → Wenn Sie gesättigte Werte ausgeben müssen
   • $write → Für formatierte horizontale Ausgabe

Verwendung in der Hardware‑Anzeige‑Steuerung

1. 7‑Segment‑Anzeige zum Lernen
   • In FPGA‑Einsteigerprojekten ist das Anzeigen eines Zählerwertes auf einer 7‑Segment‑LED Standard.
   • Kombinieren Sie dies mit der $display‑Simulationausgabe, um das Verständnis von Anzeige vs. Simulation zu vertiefen.
2. LCD‑ oder VGA‑Monitor‑Steuerung
   • Verwenden Sie Font‑ROM oder Image‑ROM, um Text oder Bild anzuzeigen.
   • Durch gleichzeitige Nutzung von $display in der Simulation können Sie die Korrektheit der Video‑Signal‑Erzeugung doppelt prüfen.
3. Debug‑Overlay in der Hardware
   • Sie können „Zählerwert“, „Koordinaten“, „Debug‑Nachrichten“ als Overlay auf der tatsächlichen Videoausgabe darstellen.
   • In der FPGA‑Entwicklung ist es üblich, den Bildschirm selbst zu einem Debug‑Werkzeug zu machen.

Praktische Tipps

• Simulation → Hardware‑Fluss folgen Verwenden Sie zuerst $display, um das Verhalten in der Simulation zu überprüfen, und wechseln Sie dann zur Anzeige‑Steuerlogik für die Hardware‑Implementierung.
• Protokolle und Wellenformen gemeinsam nutzen Textprotokolle von $display zeigen den „Zeitpunkt des Ereignisses“ an, während Wellenformen die „detaillierten Übergänge“ darstellen. Die Kombination beider erhöht die Debug‑Präzision.
• Nachrichtenformat im Team vereinheitlichen Die Standardisierung des $display‑Nachrichtenformats (Präfix, Zeitanzeige usw.) erleichtert die Protokollanalyse, wenn mehrere Personen zusammenarbeiten.

Zusammenfassung

• $display‑Aufgaben sind rein simulations‑„Beobachtungswerkzeuge“
• Anzeige‑Steuerung bedeutet Hardware‑Implementierung „Anzeigemethode“
• Durch geeignete Nutzung und Kombination beider können Sie eine effiziente Entwicklung ermöglichen

8. FAQ (Häufig gestellte Fragen)

Q1. Was ist der Unterschied zwischen $display und $monitor?

• Für einmaliges Debugging → $display
• Für kontinuierliche Überwachung → $monitor

Q2. Wann sollte ich $strobe verwenden?

Q3. Wofür dient der Formatbezeichner %m?

$display("Current module: %m");

Current module: top.u1.counter

Q4. Meine Protokolle wurden riesig, weil ich viele $display verwendet habe. Was soll ich tun?

• Verwenden Sie if‑Anweisungen, um die Ausgabe zu filtern
• Geben Sie nur Fehlermeldungen oder bestimmte Ereignisse aus
• Nutzen Sie $monitor, um nur die unbedingt erforderlichen Signale zu beobachten
• Schreiben Sie in eine Logdatei und wenden Sie während der Analyse Filterwerkzeuge an

Q5. Kann $display für die Synthese (FPGA/ASIC) verwendet werden?

Q6. Wie kann ich Text oder Bilder auf echter Hardware anzeigen?

• 7‑Segment‑Anzeige → Für einfache numerische oder Zeichenanzeige
• VGA/LCD → Erzeugt HSYNC-, VSYNC‑ und RGB‑Signale und steuert sie
• Text → Verwenden Sie eine Font‑ROM und geben Sie Punktmuster aus
• Bilder → Speichern Sie Bitmaps in ROM oder externem Speicher und geben Sie die Pixel entsprechend aus

9. Fazit & nächste Schritte

Zusammenfassung dieses Artikels

1. Grundlagen von $display
   • Eine Simulationsaufgabe, die Signale oder Variablen anzeigt, ähnlich wie C’s printf.
2. Unterschiede zu verwandten Aufgaben
   • $write → Anzeige ohne Zeilenumbruch
   • $strobe → Gibt am Ende eines Simulationszyklus stabilisierte Werte aus
   • $monitor → Überwacht Signaländerungen automatisch
3. Verwendung von Formatbezeichnern
   • Durch die Verwendung von %b, %d, %h, %m, %t können Sie klarere und praktischere Protokolle ausgeben.
4. Praktische Beispiele
   • $display in Testbenches einfügen, um den Fortschritt zu überwachen.
   • Bedingte Nachrichten verwenden, um effizientes Debugging zu ermöglichen.
5. Anwendungen in der Anzeige‑Steuerung
   • $display ist nur für die Simulation; die Hardware‑Implementierung nutzt HSYNC, VSYNC, RGB, um Text/Bild auszugeben.
   • Von der 7‑Segment‑Anzeige bis zur fortgeschrittenen VGA/HDMI‑Steuerung sind Erweiterungen möglich.

Nächste Schritte

• Weiter zu SystemVerilog → In der Nachfolgersprache SystemVerilog können Sie fortgeschrittenere Debug‑Funktionen nutzen (Assertions, erweiterte $display, usw.).
• Kombinieren mit Wellenformanzeige → Durch die Kombination von $display‑Logs und Wellenformdaten können Sie sowohl numerische Werte als auch Übergänge analysieren und so die Debug‑Präzision steigern.
• Hardware‑Anzeigeausgabe lernen → In einem kleinen FPGA‑Board‑Projekt versuchen Sie, Ausgaben auf einem 7‑Segment‑Display oder LCD zu erzeugen, um den Unterschied zwischen „Simulationsanzeige“ und „Hardware‑Anzeige‑Steuerung“ zu erleben.
• In der Team‑Entwicklung anwenden → Durch die Standardisierung des $display‑Nachrichtenformats verbessern Sie die Effizienz der Log‑Analyse in der Mehrpersonen‑Entwicklung.

Zum Abschluss