Verilog-Arrays-Tutorial: Von den Grundlagen bis zu fortgeschrittenen SystemVerilog-Techniken

By 佐川 直弘 | Naohiro Sagawa (運営者)

※記事内に広告を含みます。Amazonアソシエイトとして適格販売により収入を得ています。

1. Einführung

2. Grundlegende Datentypen in Verilog

Unterschied zwischen reg und wire

• wire‑Typ – Ein wire wird als Verbindungsleitung zwischen Modulen oder Schaltungen verwendet. Er muss stets von einem anderen Signal getrieben werden, und Zuweisungen erfolgen über das assign‑Statement. Geeignet für Ausgänge kombinatorischer Schaltungen. Beispiel:

  wire a;
  assign a = b & c;

• reg‑Typ – Ein reg wird als Variable zum temporären Halten von Werten verwendet. Es wird innerhalb von Prozessblöcken wie always zugewiesen und typischerweise zur Modellierung von Speicherelementen (Latch oder Flip‑Flop) genutzt. Beispiel:

  reg q;
  always @(posedge clk) begin
      q <= d;
  end

In Arrays nutzbare Datentypen

reg [7:0] data_array [0:15];  // An array storing 16 elements, each 8 bits wide

3. Grundkonzepte von Arrays

Deklaration von Arrays

reg [bit-width] array_name [index-range];

reg [7:0] data_array [0:15];  // An array of 16 elements, each storing 8-bit data

Zugriff auf Array‑Elemente

data_array[0] = 8'hFF;   // Assign hexadecimal FF to the first element
data_array[1] = 8'd12;   // Assign decimal 12 to the second element

integer i;
always @(posedge clk) begin
    for (i = 0; i < 16; i = i + 1) begin
        data_array[i] <= 8'd0;
    end
end

Vorteile von Arrays

• Batch-Verarbeitung : Mit einer for‑Schleife kannst du dieselbe Operation gleichzeitig auf mehrere Signale anwenden.
• Strukturierte Schaltungen : Arrays helfen, mehrere Register oder Signale zu organisieren und halten die Schaltungsdarstellung übersichtlich.
• Speichermodellierung : Du kannst einfache Speicherstrukturen wie RAM oder ROM implementieren (im nächsten Kapitel erklärt).

Hinweis

4. Verwendung mehrdimensionaler Arrays

Deklaration mehrdimensionaler Arrays

reg [7:0] matrix [0:3][0:3];  // Defines a 4×4 matrix of 8-bit elements

Zugriff auf und Zuweisung von Elementen

matrix[0][0] = 8'hA5;
matrix[2][3] = 8'd255;

Verwendung von for‑Schleifen

integer i, j;
always @(posedge clk) begin
    for (i = 0; i < 4; i = i + 1) begin
        for (j = 0; j < 4; j = j + 1) begin
            matrix[i][j] <= 8'd0;
        end
    end
end

Anwendungen mehrdimensionaler Arrays

• Nützlich in Entwürfen, die Matrixoperationen oder Filterverarbeitung erfordern.
• Kann in Bildverarbeitung oder digitaler Signalverarbeitung (DSP) eingesetzt werden, für die Handhabung von Pixeldaten.
• Verwendet in ROM/RAM‑Blockstrukturen und zur Organisation von Adress‑Daten‑Paaren.

Einschränkungen und Überlegungen

• Prüfe die Kompatibilität des Synthesetools, da einige Werkzeuge mehrdimensionale Arrays möglicherweise nicht vollständig unterstützen.
• Einschränkungen können auftreten, wenn sie mit Instanziierungen oder Schnittstellen kombiniert werden.
• Verstehe die Unterschiede zu SystemVerilog, um Kompatibilitätsprobleme zu vermeiden (später erklärt).

5. Modellierung von Speicher mit Arrays

Grundsyntax für Speichermodelle

reg [31:0] memory [0:1023];  // 32-bit × 1024-word memory

Schreiben in und Lesen aus dem Speicher

// Write operation
always @(posedge clk) begin
    if (we) begin
        memory[addr] <= data_in;
    end
end

// Read operation
assign data_out = memory[addr];

• Schreiboperationen sind synchron zum posedge clk und bedingt (gesteuert durch we, Schreib‑Enable).
• Leseoperationen werden typischerweise mit assign für kombinatorische (asynchrone) Lesevorgänge implementiert.

Speicherinitialisierung

integer i;
initial begin
    for (i = 0; i < 1024; i = i + 1) begin
        memory[i] = 32'd0;
    end
end

initial begin
    $readmemh("rom_init.hex", memory);  // Initialize from a hex file
end

Praktische Anwendungsfälle

• Registerdateien in CPUs oder Mikrocontrollern
• Verhaltenssimulation von Block RAM (BRAM) in FPGAs
• Verifizierung des Verhaltens von Cache-Speicher
• Simulation des ROM-Datenlesens

Zu beachtende Punkte

• Je größer die Array-Größe wird, desto mehr wachsen Simulationszeit und Syntheseressourcen.
• Wählen Sie den Lesezeitpunkt ( synchron vs. asynchron ) sorgfältig basierend auf Design-Spezifikationen und Tools.
• Beim Zielen auf Synthese folgen Sie den spezifischen Speicher-Inferenz-Regeln, die vom Tool-Anbieter empfohlen werden.

6. Array-Erweiterungen in SystemVerilog

Dynamische Arrays

Merkmale

• Die Array-Größe kann zur Laufzeit geändert werden.
• Nützlich, wenn die Größe im Voraus unbekannt ist oder während der Ausführung variabel ist.

Deklaration und Beispiel

int dyn_array[];             // Declare a dynamic array
dyn_array = new[10];         // Initialize with 10 elements
dyn_array[0] = 100;

Anwendungsfälle

• Temporäre Datenspeicherung in Testbänken
• Verwalten von Buffern variabler Größe

Assoziative Arrays

Merkmale

• Indizes können beliebige Werte sein (Ganzzahlen, Strings usw.).
• Funktioniert wie eine Hash-Tabelle.

Deklaration und Beispiel

int assoc_array[string];     // Associative array using strings as keys
assoc_array["id_001"] = 42;

Anwendungsfälle

• Speichern von Konfigurationswerten für Parameter
• Nachschlagen von Werten nach ID oder Name

Queues

Merkmale

• Verhalten wie eine FIFO-Struktur (First-In, First-Out).
• Unterstützt einfaches Einfügen und Entfernen, ideal für dynamische Datenströme.

Deklaration und Beispiel

int queue_array[$];          // Declare a queue array

queue_array.push_back(10);   // Add element at the end
queue_array.push_front(5);   // Add element at the front
int val = queue_array.pop_front();  // Remove element from the front

Anwendungsfälle

• Temporäre Datenspeicherung (FIFO-Buffer)
• Ereignisbehandlung und Transaktionsverwaltung

Vergleich und Verwendung

Zu beachtende Punkte

• Diese erweiterten Arrays sind nur SystemVerilog-Features und nicht in Verilog verfügbar.
• Der Umfang der Synthese-Unterstützung ist tool-abhängig, und sie werden hauptsächlich für Testbänke verwendet.
• Wenn Sie FPGA oder ASIC anstreben, überprüfen Sie immer, ob diese Features vor der Implementierung unterstützt werden.

7. Best Practices für Array-Operationen

Klären Sie die Absicht mit Kommentaren und Benennung

• Verwenden Sie aussagekräftige Namen für Arrays: reg [7:0] sensor_data [0:7];
• Fügen Sie Kommentare hinzu, um Zweck oder Einheiten zu beschreiben:

// Stores 8-bit data from 8 sensors
reg [7:0] sensor_data [0:7];

Seien Sie vorsichtig mit Schleifengrenzen

• Falsche Obergrenzen → Zugriffsfehler außerhalb des Bereichs (Logikfehler oder Simulator-Warnungen)
• Entscheiden Sie sorgfältig, ob Sie < oder <= für die Schleifenbeendigung verwenden

integer i;
always @(posedge clk) begin
    for (i = 0; i < 8; i = i + 1) begin
        sensor_data[i] <= 8'd0;
    end
end

Initialisieren Sie immer explizit

initial begin
    for (i = 0; i < 256; i = i + 1)
        mem[i] = 32'd0;
end

Wiederverwendbare Module entwerfen

• Verwendung von parameter, um‑Größen konfigurierbar zu machen:

parameter DEPTH = 16;
reg [7:0] buffer [0:DEPTH-1];

• Das Weitergeben externer Parameter verbessert die Wiederverwendbarkeit von Modulen.

Synthesizierbarkeit berücksichtigen

• Verilog‑eindimensionale reg‑Arrays: im Allgemeinen synthesizierbar
• SystemVerilog‑dynamische/assoziative/Queue‑Arrays: nicht synthesizierbar (nur für Simulation)

Arrays vs. Module angemessen einsetzen

• Kleine, identische Operationen → Arrays mit for‑Schleifen
• Unterschiedliche Funktionalität oder groß‑skalige Designs → modulare und hierarchische Struktur

8. Häufig gestellte Fragen (FAQ)

Q1. Ich erhalte einen Fehler, wenn ich mehrdimensionale Arrays in Verilog verwende Warum#### A1.

reg [7:0] matrix [0:3][0:3];  // Supported only in Verilog 2001 or later

• Stellen Sie sicher, dass Ihre Entwicklungsumgebung Verilog 2001 oder neuer unterstützt.
• Falls Einschränkungen bestehen, schreiben Sie den Code mit eindimensionalen Arrays und berechneten Indizes um.

reg [7:0] matrix_1d [0:15];  // Flattened 4x4 array, accessed with (i*4 + j)

Q2. Wenn ich RAM mit Arrays in Verilog beschreibe, funktioniert das dann in der Hardware?

A2.

reg [31:0] mem [0:255];  // 32-bit × 256-word RAM

• Das Synthesewerkzeug muss diese Beschreibung als Block‑RAM‑Inference erkennen.
• Lese‑/Schreib‑Timing (synchron vs. asynchron) und Zugriffsart müssen spezifischen Vorlagen entsprechen, sonst wird der Speicher möglicherweise nicht korrekt inferiert.

Q3. Kann ich SystemVerilog‑dynamische Arrays, assoziative Arrays oder Queues in echter Hardware verwenden?

A3.

• Jeder Design‑Code, der diese Array‑Typen nutzt, wird von Synthesewerkzeugen ignoriert oder führt zu Fehlern.
• Wenn eine Hardware‑Implementierung erforderlich ist, konvertieren Sie sie in reg‑ oder fest‑längliche eindimensionale Arrays.

9. Fazit

Wichtige Erkenntnisse

• Durch das Verständnis der grundlegenden Verilog‑Datentypen (reg und wire) können Sie Fehler beim Arbeiten mit Arrays vermeiden.
• Eindimensionale Arrays sind wesentliche Strukturen zum Gruppieren von Daten und zur Modellierung von Speicher.
• Mehrdimensionale Arrays werden seit Verilog 2001 unterstützt und ermöglichen matrixartige Designs.
• SystemVerilog führt flexible Strukturen wie dynamische Arrays, assoziative Arrays und Queues ein (hauptsächlich für Simulation und Verifikation).
• Wenn Sie die Best Practices für den Umgang mit Arrays (Initialisierung, Benennung, Wiederverwendbarkeit, Synthese‑Überlegungen) befolgen, können Sie qualitativ hochwertigeren Code schreiben.

Praktische Tipps

Empfohlene Folgethemen

• Verwendung von generate‑Anweisungen für die dynamische Schaltungserzeugung mit Arrays
• Kombination von interface mit Arrays für Busdesigns
• Implementierung von FIFO, Ring‑Puffern und ROM‑Optimierungen mithilfe von Arrays